[派]＼FPGA設計／Verilog言語＊月収43万～時短相談OK♪三宮駅

仕事内容	◇取引先様工場でのFPGA設計◇ ・仕様書または設計書作成 ・Verilog(or VHDL)言語を用いたRTL設計 ・Modelsimを用いたシミュレーション ・客先での実機動作確認作業
勤務地	兵庫県神戸市中央区 ポートライナー・貿易センター駅より徒歩4分 三宮駅の各沿線から徒歩10分程
給与	時給：2,800 円 ～ 2,900 円 交通費一部支給 【月収例】 約44万8000円～+残業代別途支給 (時給2800円×8ｈ×20日勤務した場合) 交通費：上限月3万円まで支給
応募資格	・仕様設計のご経験がある方 ・メーカーのFPGAの知識 ・Verilog言語の知識
勤務期間	即日～長期のお仕事です。
勤務時間	勤務時間 9:00～18:00 休憩 12:00～13:00 ＊時短相談OK
休日休暇	就労日　： 週4日～５日で相談可 休日　　：土日祝/平日の休み希望OK！ 平均残業：なし 休日出勤：無
お仕事のポイント	..｡:*登録会は平日、毎日開催しております..｡:* WEB登録やお電話での登録も可能！ ご希望の方はお気軽にご相談下さい☆
事業内容	・電子回路設計 ・ソフトウェア設計 ・制御設計 ・販売
お仕事No.	J0202402a
担当営業所	大阪営業所